简析铸铝转子的缩孔和裂纹缺陷

随着集成电路尺寸缩微，工艺制程技术的发展在穿孔、光刻、隧穿、散热等方面都碰到了越来越多的技术瓶颈。要继续推进芯片性能提升，全球半导体领导厂商提出了不同的思路，包括从器件结构、材料、封装等方面来着手创新。而Chiplet逢此节点开始走向台前，担当大任，但挑战依然横亘。在2021年伊始之际，就让我们回望Chiplet走过的风雨历程以及未来的征途吧。

总体来看，Chiplet技术是SoC集成发展到一定程度之后的一种新的芯片设计方式，它通过将SoC分成较小的裸片（Die），再将这些模块化的小芯片（裸片）互联起来，采用新型封装技术，将不同功能不同工艺制造的小芯片封装在一起，成为一个异构集成芯片。

Chiplet的概念早在10多年前就被提出了，为何在最近火热起来了呢？厦门大学闽江学者特聘教授、博导，微电子与集成电路系主任于大全教授认为，Chiplet技术的概念最初是从2.5D/3D IC封装演变而来，以2.5D硅通孔中介层集成CPU/GPU和存储器可以被归类为Chiplet范畴。2013年，台积电与赛灵思合作开发的FPGA就是一个典型案例。随着摩尔定律发展进一步放缓，工艺提升越来越困难，尤其是进入到几纳米的工艺制程后只有很少的代工厂能做到，这种情况下，业界对Chiplet技术寄予厚望。Chiplet异构集成封装在一起有望解决因工艺提升困难而导致的芯片性能成本问题。

正是采用了Chiplet技术，AMD EPYC 处理器成功实现了集成64核的高性能服务器芯片，如果采用之前的单一芯片设计，集成64核，在现有工艺下是不现实、也是不经济的。而AMD按功能需要划分成小芯片，采用最优的设计工艺制造，不仅可以降低成本，提升良率，让多核复杂大芯片设计成为可能，同时，模块化设计思路也可以提高芯片研发速度，降低研发成本。

于大全教授对此表示，以前的SoC芯片设计是系统整体设计，而现在的Chiplet技术可以将CPU这样的大芯片按功能拆分成不同功能模块，分别设计，分别制造，根据需要选用适合的封装技术进行系统集成，从而实现了一个系统芯片的功能。

由光互联论坛(OIF)定义的电气I/O标准显示，在超短距离和极短距离链路上（裸片与裸片互联）数据传输速率高达112Gbps。芯片设计公司在设计裸片与裸片之间的互联接口时，首要保证的是高数据吞吐量，另外，数据延迟和误码率也是关键要求，还要考虑能效和链接距离。

在互连方面，设计厂商各出奇招。Marvell在推出模块化芯片架构时采用了Kandou总线接口； NVIDIA推出的用于GPU的高速互联NV Link方案；英特尔免费向外界授权的AIB高级接口总线协议；AMD推出的Infinity Fabrie总线互联技术，以及用于存储芯片堆叠互联的HBM接口……这些都是芯片设计公司在致力实现高速互联上的不同尝试。

英特尔在异构互联的道路上已进行了长期投入，多年前就推出了EMIB技术,最近又推出了Foveros3D立体封装技术。不同于以往单纯连接逻辑芯片、存储芯片，Foveros可以把不同逻辑芯片堆叠、连接在一起，可以“混搭”不同工艺、架构、用途的IP模块、各种内存和I/O单元。